姓 名:简历本性 别:女年 龄:26岁经 验:3年手 机:137****9254邮 箱:179967****@qq.com最高学历:本科应聘岗位:电子/电器/半导体/仪器
教育背景 |
2010/09 - 2014/07
简历本科技大学
本科 - 通信工程
主修课程:尽量填写和应聘岗位相关的主修课程
成绩排名:成绩优异的话可在这里填写成绩排名及GPA信息 |
工作经历 |
2014/07 - 至今
简历本信息互动有限公司
APR工程师
linux系统下用cadence和synopsys的软件,完成新片的布局布线,使其timing及 drc clean。
|
项目经历 |
2016/08 - 至今
RL6386
职责/工具
项目介绍
UMC28nm制成。完成其12P5T的和9P5T的IP_Macro 部分。独立完成在Cadence的EDA工具中的FloorPlan,PowerPlan,PlaceDesign ,CTS,Route,及在prime time 中的timing,drv验证,解决后期DRC问题。期间还有进行conformal验证。 我的职责
2015/10 - 2015/11
P6760
职责/工具
项目介绍
1P6M1T 110nm制成,独立完成在Cadence的EDA工具中的FloorPlan,PowerPlan,PlaceDesign ,CTS,Route,及在prime time 中的timing,drv验证,解决后期DRC问题。期间还有进行conformal验证。 我的职责 |
自我评价 |
熟练使用Cadence EDA软件进行布局布线和时序分析。
简单的caliber验证及DRC修理。 熟练使用Prime Time 修timing及与Cadence 软件间的转换。 良好的数电模电基础,熟练分析解决时序问题。 熟练使用startrc抽取spef文件。 会简单的进行conform compere ,并修理。 单独|合作,完成110~28nm制成的六层metal和八层metal项目。 看懂Verilog,tcl,c程序,会简单的tcl编程。 熟练使用Linux和windows系统及各种办公软件。 项目期间整理日常资料和随时心得,项目结束后进行归纳总结。 良好的学习能力与团队沟通合作能力。 |