工作时间：2011-07 - 2014-04
公司名称：简历本人才咨询有限公司 | 所在部门： | 所在岗位：FPGA数字信号处理工程师
工作描述：
1、项目中所需芯片基于FPGA驱动程序的编写及调试；
2、基于matlab的空域宽带抗干扰算法仿真；
3、卫星导航窄带抗干扰的算法仿真以及基于FPGA的工程实现；
4、设计并完成卫星导航接收机自动化测试设备的FPGA相关工程；
5、设计完成基于FPGA的北斗导航信号干扰源，取代RS信号源作为抗干扰研发的辅助测试设备，为公司节约百万元研发成本；
6、高速串行LVDS AD芯片基于FPGA的技术实现；
7、多项卫星导航接收机FPGA程序的调试与维护，包括代码实现、功能验证、与DSP联调、整机测试、故障归零等；
8、各类接口，spi、iic、lvds、uart、emif并行总线等的实现、调试以及维护工作；
工作时间：2012-03 - 至今
公司名称：简历本信息互动有限公司 | 所在部门： | 所在岗位：fpga工程师
工作描述：
使用altera fpga参与多个公司常规类视频处理板卡中fpga设计调试，完成多路视频输入缩放剪切旋转叠加等处理；参与多个接口类处理板卡中fpga设计调试工作，熟悉各类接口uart.spi.i2c.ps2.onewire.arinc429.1553b等；参与芯片项目中部分功能模块设计验证，如flash控制器，并在流片回后成功。
在公司中最先使用xilinx z7 es级芯片完成z7预研项目，并最先用于型号项目中，在项目中实现pci host、pcie root、dma等功能，编写axi与其它接口相关转化并形成相关ip在其它项目中沿用。
在公司中最先使用当时业界最大fpga vu440用于芯片验证项目，涉及到垮die出理，时钟处理，手动布局，时序分析及优化
工作时间：2016-08 - 2017-02
公司名称：简历本信息科技有限公司 | 所在部门： | 所在岗位：硬件工程师
工作描述：
工作职责
1. 参与项目的客户技术沟通，可行性分析；负责产品硬件开发方案的制定与修改，评估产品硬件开发的技术风险
2. 负责重要项目硬件设计，包括总体方案、详细设计方案、原理图设计、样机调试，负责项目中 FPGA 方案设计、代码编写、调试、维护
3. 负责分析解决项目中与硬件相关的技术问题，按时完成项目开发设计，保证项目质量
4. 负责及时、准确完成本部门产品的技术文件编制及归档
主要业绩：
1、 大数据量数据记录仪设计。
数据记录仪采用FPGA、DSP、SSD、光纤接口、网口组成。通过对FPGA、DSP内部程序的发开，可对光口发来的数据进行处理及存储和发出。此数据记录仪可存储16TB的数据、写入带宽可达2.4GB/s、读出带宽可达1.5GB/s。通过OrCAD设计了硬件原理图，并完成了一系列设计文档的撰写;与PCB Layout工程师沟通并指导布线。
2、时钟发生器设计
时钟发生器板卡采用STM32 ARM和时钟发生器芯片组成，可产生两路相位、频率可控，频率高达1.6GHz的时钟。板卡通过USB接口进行控制。通过通过OrCAD设计了硬件原理图，Allegro设计了PCB，并完成ARM上程序的开发，最终完成整板功能的实现。
工作时间：2016-07 - 2017-02
公司名称：简历本网络科技有限公司 | 所在部门： | 所在岗位：逻辑工程师
工作描述：
基于Sobel算法的图像边缘检测
软件环境：Quartus II 13.0 Modelsim SE-64 10.2 Matlab2013b
硬件环境：基于Altera Cyclone IV的开发板
芯片类型：FPGA芯片: Cyclone IV 系列EP4CE10F17C8
项目描述：
1、 用MATLAB编程将图像按照高3位R，高3位G，高二位B拼接为8位，再将200x200x8数据生成txt格式保存。
2、通过上位机串口助手以9600bps将一维数组图像数据发送到RX模块。
3、串口接收到数据后，将数据传入两FIFO，构成3*3的Sobel算法矩阵，与Gx，Gy算子进行运算。
4、数据经过Sobel算法处理得出阈值后存到RAM中，通过调整阈峰值大小，调节边沿的明显程度。
5、VGA模块发送vga_clk(25M由主时钟二分频得到，或者PLL可得)作为读取数据的时钟，将RAM缓存数据读出，800x525@60显示规格，分辨率为640*480的背景显示区域，并在200*200区域显示边缘图像渐出效果，如下图。
7、工程包括串口RX232的接收模块，Sobel算法模块，FIFO模块，RAM模块，VGA接口模块。
8、用Modelsim SE10.2编写仿真、Signal Tap II逻辑分析仪，完成所有模块的功能和时序仿真。
